華為公布 2nm 製程關鍵專利 突破制裁以成熟設備挑戰尖端晶片工藝
在全球半導體競賽邁向 2nm 節點之際，正全力突破技術封鎖的華為傳出重要進展。最新公開的專利文件顯示，該公司已掌握一項以現有成熟設備達成 2nm 製程性能的關鍵整合技術。這項突破若能量產，將意味著華為及其合作夥伴，有望在不依賴尖端 EUV 曝光機的情況下，躋身全球最先進晶片工藝的競爭行列。
專利核心：繞過 EUV 限制 實現 21nm 以下金屬間距
根據中國國家知識產權局公開的資訊，這項專利號為 CN119301758A、名為「用於製造積體裝置的金屬整合方法」的申請，最初於 2022 年 6 月提交，並於今年 1 月正式公告。其技術核心聚焦於積體電路後段製程 中，金屬互連層的微縮化難題。
在晶片製造中，當線寬向 21nm 甚至更低的尺度推進時，傳統方法在電阻電容延遲、可靠性與良率方面會遭遇瓶頸。華為此專利提出了一種創新的 雙重材料硬掩模與自對準四重成像技術 的融合方案。簡單來說，它透過一種 雙步驟間隔定義圖案化方法，能在不使用極紫外光刻機的前提下，精確地製造並保護極窄的金屬連線與導孔，從而實現 完全自對準導孔 的可靠電氣連接。
戰略意義：以 DUV 設備追趕 EUV 工藝性能
半導體業界專家指出，此專利的價值在於它為華為及其中國合作夥伴（如中芯國際）指明了一條現實的技術路徑：利用現有較為普及的深紫外光刻機，透過複雜的工藝創新與多重曝光技術，達到媲美業界 2nm 節點的互連性能。
自 2019 年美國實施技術禁令以來，華為及其供應鏈一直被限制取得最先進的 EUV 設備。過去幾年，其旗艦手機處理器如 Kirin 9030 已透過 N+3 等改良型 DUV 工藝節點，實現了相當於 5nm 的性能。如今這項針對 2nm 節點的後段製程專利，顯示華為的技術攻關已從前道製程的「追趕」，延伸至後道互連技術的「創新突破」。
產業影響：降低成本門檻 重塑競爭格局
該技術若成功商用，不僅是華為的重大突破，更可能對全球半導體製造格局產生深遠影響。其最大優勢在於 成本效益——避免對單台造價驚人的 EUV 設備的絕對依賴，從而大幅降低邁向 2nm 製程的資本支出門檻。
專利文件所列出的效益包括：改善 21nm 以下線寬的邊緣放置誤差容限、實現更低的電容與更佳的互連可靠性。這些都是確保先進製程晶片效能與良率的關鍵。
值得注意的是，這項專利主要解決的是 3nm 及 2nm 節點 的後段互連技術難題，其成功與否仍需與前道製程的晶體管微縮技術相匹配。然而，這無疑顯示華為在構建去美化先進製程技術體系的道路上，正進行系統性且深入的佈局。這場以工藝智慧對抗設備限制的技術攻防戰，成果如何，將在未來一兩年內逐漸明朗。
